达摩院预测后摩尔时代的三驾马车：芯粒、存算一体与CIPU

1965年的一天，美国仙童半导体公司一位叫戈登·摩尔的工程师应邀撰写了一篇题为《让集成电路填满更多的元件》的文章，对集成电路未来的发展做出经济性预测，并在《电子学》杂志刊出。

这一预言之后逐渐被完善，并影响了此后60多年全球集成电路产业的发展，对整个信息技术产业都产生深刻影响。

用确定的方法对不确定的未来进行预测是人类最朴素的追求，却也是一件充满风险与挑战的事情，那些拥有领先技术却在时代发展洪流中破产倒下的公司，在复盘经验教训时八成不会少了这一条：对市场趋势的误判。

刚刚结束的2022已经足够波谲云诡，2023注定充满更多不确定性，我们从未像今天这样渴望精准把握科技发展趋势，通过定性的预测抵御未知的风险。

1月11日，阿里达摩院发布2023十大科技趋势，多模态预测训练大模型、Chiplet（芯粒）、存算一体、云原生安全、软硬融合云计算体系架构、端网融合的可预期网络、双引擎智能决策、计算光学成像、大规模城市数字孪生、生成式AI位列其中。

其中Chiplet、存算一体以及软硬融合云计算体系架构恰好为处于后摩尔时代的算力产业提供了可供参考的发展方向。

Chiplet互联标准逐渐统一，芯片研发流程正在重构

达摩院将Chiplet作为底层突破引起的“范式重置”列为2023十大科技趋势之一。

报告指出，在后摩尔时代，Chiplet可能是突破现有困境最现实的技术路径，能够降低对先进工艺的依赖，实现与先进工艺接近的性能，重构芯片研发流程，从制造到封测，从EDA工具到IP设计，全方位影响芯片产业格局。

在芯片界，被译为芯粒或小芯片的Chiplet早已不是新鲜陌生的名词，可以将其理解为硅片级别的“解构-重构-复用”。

目前主流的系统级单芯片是将多个负责不同类型计算任务的计算单元，通过光刻的形式制造到同一块晶圆上，Chiplet则是将传统的SoC分解为不同的核心，选择合适的工艺分开制造，再用2.5D、3D先进的封装技术封装，不需要全部都采用先进工艺在同一块晶圆上进行一体化制造。

不难看出，Chiplet改变了芯片制造流程，芯粒之间的互联尤其是2.5D、3D先进封装带来的电磁干扰、信号干扰、散热等诸多复杂物理问题，也在芯片设计时就需要纳入考虑，对EDA工具也提出新需求。

正是因为Chiplet技术能够实现IP模块复用，又能让不同的核心采用最适合自己的工艺，因此成为许多芯片厂商在设计新产品时努力平衡经济与性能的一种系统级的设计理念。

AMD在2019年发布的Ryzen3000系列中部署了基于小芯片技术的Zen2内核，凭借高性价比获得了消费者的认可，AMD在CES 2023展会上最新推出的下一代面向数据中心的APU产品Instinct MI300，也采用了Chiplet设计，拥有13个小芯片。英特尔同样采用小芯片技术，其Ponte VecchioGPU集成了47个小芯片。而在2021年云栖大会上，阿里平头哥发布的倚天710同样采用了这一技术，其用2.5D封装技术集成了600亿个晶体管，并实现了能效比的大幅提升。

最让人印象深刻的，是苹果去年3月发布会上将两块M1 Max芯片“黏合”而成的M1 Ultra，号称性能超越英特尔顶级CPU i9 12900K和GPU性能天花板英伟达RTX3090，直接向业界展示了Chiplet如何实现降本增效。

Chiplet早已从实验室走向产业，不过其此前各家分别自定义接口与协议，如同混乱的“春秋战国”。缺少统一的标准，让Chiplet真正的潜力难以释放。

2022年3月份，英特尔、AMD、台积电等芯片公司联合成立小芯片互连产业联盟，并定制了UCIe 1.0标准，有望解决长期以来Chiplet发展的最大难题，即实现各家优质芯片模块间的互连，标志Chiplet时代真正到来。

半导体设备公司华封科技创始人王宏波曾这样看待UCIe标准的意义：Chiplet时代，其实是将PC时代建立生态体系的逻辑缩小复刻到芯片中，Chiplet作为一个芯片组合，需要靠UCIe标准将不同公司的芯片设计方便的组合在一个芯片中，通过这种方式建立生态并推动整个行业向前发展。

达摩院2023十大科技趋势项目组成员秦钖告诉小编：“同构和异构的芯粒将长期并存，所有工艺混合使用是所有厂家乃至整个产业界都应该注意的现象之一。未来企业需要根据自身需求对Chiplet技术做出选择。“

存算一体引发计算架构变革，将在垂直领域规模化商用

打破冯·诺依曼架构存算分离的局限性，是学界和业界研究多年的命题。

90年代，学界提出名为“存算一体”的概念，希望通过计算单元与存储单元的融合，实现数据存储的同时直接进行计算，提高运算效率，作为打破冯式架构局限性的方法之一。

但由于当时受限于应用场景的匮乏，以及摩尔定律的经济性依然适用，架构创新对产业发展的意义不大，存算一体在过去几十年研究进展缓慢。

直到最近几年人工智能的普及以及摩尔定律失效，存算一体才真正走进大众视野。

过去的一年，1月份三星在顶级学术期刊Nature上发表了全球首个基于MRAM（磁性随机存储器）存内计算研究，2月份海力士也发表了基于GDDR接口的DRAM存内计算的最新研究成果，台积电在ISSCC上合作发表了六篇关于存内计算存储器IP的论文。

不仅如此，诸如Mythic、Syntiant、知存科技、闪亿半导体等初创公司纷纷涌入这一赛道，融资不断，阿里巴巴达摩院也于2021年12月对外公布了与产业链合作伙伴推出的全球首款基于DRAM的3D键合堆叠存算一体芯片，国内初创企业知存计算也于2022年3月份正式量产国际首颗存内计算SoC芯片。

存算一体也随之形成三大主流分支：利用2.5D或3D先进封装技术将计算逻辑芯片和存储器封装到一起的近存计算；基于传统存储介质，但存储器内置独立计算单元，可以直接完成计算的存内计算；以及基于新型非易失性存储器技术做的新型存储原件，通过更加创新的方式让计算和存储同时进行。

其中近存计算较为成熟，广泛用于各类CPU和GPU上，存内计算投资热度较高，新型存储器依然处于探索期。

达摩院对此做出预测：在资本和产业双轮驱动下，基于 SRAM、NOR Flash 等成熟存储器的存内计算将在垂直领域迎来规模化商用，小算力、低功耗场景有望优先迎来产品和生态的升级迭代，大算力通用计算场景或将进入技术产品化初期。

需要明确的是，存算一体依然是一种新兴技术，测试标准、量产方法、测试方法、计算范式与现有的方式完全不同，距离成为主流技术还有很长的一段要走。

“颠覆了冯诺依曼架构的存内计算会落地，但可能也只是一种过渡性技术，对于产业来讲，在关注这些能够产业化大规模应用技术的同时，也要关注未来十年可能成为主流的技术趋势。”秦钖说到。

软硬融合云计算体系架构，云上应用全面加速

过去十多年，云计算发展经历了分布式架构技术和资源池化技术两次革新。

第一阶段的分布式架构替代大型机，满足当时企业所需算力需求；

第二阶段的资源池化技术，计算、存储、网络资源可以分别按需扩容，突破了规模和稳定性的瓶颈，提供超大规模的云计算服务。

不过随着数据密集型计算场景的普及，用户对低时延、高带宽的需求越来越高，而传统以CPU为中心的计算体系架构，不仅需要承担计算任务，还要负责逻辑控制，导致计算和网络传输时延大，且无法提供高带宽，CIPU/IPU/DPU加速计算芯片应运而生，云计算进入第三阶段。

“DPU诞生的背景是带宽与计算性能的增速失调。CPU的性能从5-10年前每年30%的增幅，到三年前大概只有每年不到3%的性能增幅。而网络带宽每年依旧还有35%左右的增长。处理性能和带宽增速的比例从原来的大概1:1，变成了现在的1:10左右。”中科驭数CEO鄢贵海如此评价道。

从另一个角度，这其实也是摩尔定律放缓之下的CPU性能提升趋于天花板，无法满足爆发式增长的算力需求产生的结果，软硬融合的云计算体系架构，是科技融合触发的产业革新。

达摩院2023十大科技趋势报告中指出，以CIPU为核心的云计算体系架构，在工程上主要实现三个方面的突破：

一是底层硬件结构的融合带来的全面硬件加速；二是在全链路实现硬件加速的技术上，创新地实现eRDMA，不但能大规模组网，还能让用户无需修改负载代码无感加速，让云上高性能计算普惠服务化成为现实；三是CIPU和服务器的系统组合，既能一对多，也能多对一，高效满足云上不同计算场景下东西向流量配比的灵活度。

近几年，无论是传统芯片巨头，还是云服务提供商，还是初创公司，都在涌入这一赛道。英伟达早在2020年就推出了BlueField-2 DPU ，亚马逊早已拥有基于自研DPU的系统，谷歌云也同英特尔合作IPU，百度、字节、腾讯云纷纷加入自研DPU的队伍，2022年6月，阿里云也发布了自己的CIPU处理器，DPU初创公司们，一时间也成为投资人眼中的香饽饽。